”数字IC“ 的搜索结果

数字IC设计流程前端+后端.docx

标签：   数字IC设计流程

     数字IC前端后端设计流程，本文档主要讲述了数字IC的设计的流程，包括前端设计和后端设计的详细步骤。

【IC设计】Synopsys数字IC设计流程

标签：   IC设计  verilog  Synopsys

     在集成电路进入深亚微米阶段，决定时钟频率的主要因素有两个，一是组合逻辑部分的最长电路延时，二是同步元件内的时钟偏斜(clock skew),随着晶体管尺寸的减小，组合逻辑电路的开关速度不断提高，时钟偏斜成为影响...

华为2021-2023年数字IC笔试真题

标签：   教育/考试 数字IC

     华为2021-2023年数字IC笔试真题

数字IC设计前端推荐设计

标签：   前端

     数字前端rtl风格很重要，因为综合工具对不同的编码风格解释的结果是不一样的，这会影响到设计门数和时序性能。下面推荐的一些基本设计技术，可以确保得到优化的设计结果，同时避免不可靠和不稳定性。

高级数字ic.docx

标签：   数字ic

     期末复习同步时序逻辑的优点 冒险不会影响功能 （时钟和异步复位除外） 电路中所有节点在存储操作时都已稳定。 在正确设计的电路中不会存在时序违规，免于亚稳态现象。 在设计时只需要考虑极少的时序约束。

数字ic设计自学ing

标签：   数字ic

     绝对零基础开始┭┮﹏┭┮1、基础准备前期基础准备参考《数字后端学习ing》中1-5数字ic后端学习ing2、学习芯片开发所需要的环境Linux环境EDA工具：3、Verilog以下划分，根据自己目前学习的感觉划分的， 仅作参考初级...

24届数字IC设计/验证秋招总结贴——先看这个

标签：   24届秋招  学习  经验分享

     为方便快速进行查找该专栏的内容，将所有内容链接均放在此篇博客中整理不易，欢迎订阅~~

华为海思校园招聘-芯片-数字 IC 方向 题目分享——第六套

标签：   华为  fpga开发  硬件架构

     华为海思校园招聘-芯片-数字 IC 方向 题目分享——第六套

基础电子中的保护CMOS数字IC的输入

标签：   基础电子中的保护CMOS数字IC的输入 基础电子

     　数字电路目前几乎都是CMOSIC，如果局限于此，则如图1所示，与IC的输人端子相串联，插人限流电阻R即可。当然，接受外部信号时应使用施密特型IC。 　图1 CMOS逻辑电路的限流电阻 　这种电路采用74系列用HS CMOS...

2018各公司数字IC岗位笔试题.zip

标签：   数字IC 笔试 集成电路

     2018年各个公司数字IC工程师岗位设计的笔试题，如寒武纪，联发科，紫光，中兴，海康威视，科达，忆芯等等.....

【24届数字IC秋招总结】正式批面试经验汇总9——飞腾

标签：   面试  ic  数字验证

     11、32bit位宽 128bitAHB和APB需要传输多少周期。14、AXI的outstanding和乱序传输如何理解。10、项目都是今年的 SV和UVM学了多久。15、flash、sram、dram的区别。12、AHB的error信号有哪几种。10、AHB和APB协议的...

24届数字IC验证——SV+UVM基础知识汇总（九）

标签：   ic  秋招笔试题  24届

     汇总整理在面试过程中常见的问题，如果都能回答下来，那么面试肯定不成问题的。

数字IC设计工程师面试100题.docx

标签：   docx

     数字IC设计工程师面试100题.docx

数字IC笔试面试常考问题及答案

标签：   IC

     来源：知乎 ... 提示：以下为个人笔试和面试的总结，可能不具备通用性。 因为我并没有总结所有不会的问题。最典型的就是总线类，这类问题常考，但是我基本都没用过，问到了也是如实回答，面完了我也没有去学。...

【24届数字IC秋招总结】正式批面试经验汇总8——豪威、大普微

标签：   面试  数字验证  24届

     4、假如复位不同步怎么办，master先复位，发送数据，slave端还没有复位。6、 第三段输出组合逻辑或时序逻辑，分别根据什么进行判断。8、 跨时钟域单bit由快到慢，多bit跨时钟域的方法。询问家庭情况，老家哪里，几个...

【24届数字IC秋招总结】正式批面试经验汇总6——禾赛

标签：   面试  ic  数字验证

     15、ahb写或者读的数据存储起来了嘛，ahb读的话，apb这边是怎样的。19、覆盖率收集的时候有没有哪些是很难收集到的，然后写了定向测试。2、C++有学过嘛 还记得C++的什么内容 C++成绩多少。12、config_db机制用过嘛 ...

5-数字IC设计中的亚稳态.pdf

标签：   FPGA 数字IC 亚稳态

     亚稳态是在数字IC设计中常见的问题，该文件主要是阐述了亚稳态产生的原因、危险以及相应的解决方案电路。

数字IC系统设计.pdf

标签：   数字IC设计

     内容清新，数字IC设计必备工具书籍。

ThinkPhP 路径定义，2024年最新华为数字ic面试经历

标签：   面试  职场和发展

     技术栈比较搭，基本用过的东西都是一模一样的。快手终面喜欢问智力题，校招也是终面问智力题，大家要准备一下一些经典智力题。如果排列组合、概率论这些基础忘了，建议回去补一下。网上学习资料一大堆，但如果学到的...

【FPGA/数字IC】Multiport RAM，多读多写寄存器-——基于FPGA BRAM的多端口地址查找表与FPGA BRAM的资源...

标签：   fpga开发  fpga  tcp/ip

     基于FPGA的BRAM资源实现多读多写RAM

21ic下载_《FPGA&数字IC开发工程师》笔试100题

标签：   fpga

     21ic下载_《FPGA&数字IC开发工程师》笔试100题 的充值学校宣传传输层 早点睡多多多多多多多多多多多

数字IC笔试面试汇总

标签：   数字IC 笔试面试

     该文档主要包括 海思、联发科、芯原、复旦微电子等公司的部分笔试面试题汇总

2019年数字IC笔试题目（带答案解析）

标签：   大疆笔试 2020届大疆数字 数字IC

     本资源为2020届大疆数字IC笔试题目，本人对文档中的题目进行了解答和注释，大部分题目应该都是对的，欢迎大家下载讨论

【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗...

标签：   fpga开发  架构  verilog

     收录近500篇数字IC博客文章！DEMO版！ 方向：数字IC学习路线，通用技能篇，数字电路，硬件描述语言(Verilog)，linux操作系统，C语言微机原理，汇编语言，计算机组成原理，计算机体系架构，STA，SystemVerilog，UVM，...

数字IC设计（ASIC设计）完整流程详解

标签：   verilog  soc

     目录 I、ASIC设计流程 一、确定项目需求 二、前端流程 ...裸片面积（DIE大小，DIE由功耗、成本、数字/模拟面积共同影响）； 封装（封装越大，散热越好，成本越高）。 性能指标： 速度（时钟频率）； ...

数字IC与模拟IC到底哪个更适合你？一文为你讲清楚（内附学习视频）

标签：   学习  fpga开发  IC设计

     数字IC与模拟IC到底哪个更适合你？

数字IC面试题大全

标签：   ASIC笔试题 FPGA面试题 数字IC面试题 硬件工程师

     各大公司招聘笔试题汇总 数字ic fpga面试题目100道，硬件工程师面试题

数字IC验证+UVM验证+异步FIFO验证+笔试分享

标签：   数字IC验证 UVM IC验证笔试题分享 异步FIFO验证

     思朗科技，2022提前批，数字IC验证，笔试题：异步FIFO的UVM环境搭建及验证。 给了一个异步FIFO的代码工程，要求自己搭建UVM验证环境去验证这个设计，结果包括覆盖率收集以及错误点等等。 适合2023届目标IC验证领域的...

数字IC设计笔试面试经典100题_笔试_verilog_数字ＩＣ_

标签：   笔试 verilog 数字ＩＣ

     数字IC设计面试笔试题，详细准确，帮助你快速入门

fpga数字ic开发工程师资料笔试100题.doc

标签：   数字IC

     fpga数字ic开发工程师资料笔试100题.doc

推荐文章