为了提高RRWBF算法的译码速度,提出一种多比特翻转机制来加快RRWBF算法的收敛速度。但是,使用该多比特翻转机制的RRWBF算法时,译码过程中出现与单比特翻转类似的循环翻转现象,影响其译码性能。为此,进一步提出一...
为了提高非规则LDPC码译码的收敛速度,提出了一种具有快速收敛速度的LDPC码构造算法。该算法在原有非规则LDPC码的基础上,通过对校验矩阵进行列重排,来提升信息比特译码的可靠性,以此降低迭代次数,提高收敛速度。...
基于EG LDPC码的快速译码器的FPGA设计与实现.pdf
标签: Golay
Golay码的快速译码 static int golay_dec(UINT16 *golay_dec_in, UINT16 *golay_dec_out)
为了提高非规则LDPC码译码的收敛速度,提出了一种具有快速收敛速度的LDPC码构造算法。该算法在原有非规则LDPC码的基础上,通过对校验矩阵进行列重排,来提升信息比特译码的可靠性,以此降低迭代次数,提高收敛速度。...
LogMAP算法是Turbo码译码算法的一种简化算法,这类算法仍具有译码复杂度高,译码时延大的缺点。针对这一问题,提出了一种简化的对数最大后验概率译码算法。该算法基于逼近理论,用分段式最佳平方逼近多项式近似...
给出了一种置信传播算法双向信息传递策略的实现方案,并基于矩阵分解提出了一种LDPC码的快速收敛译码算法--串行级联译码算法。密度进化理论分析和计算机仿真结果表明,与置信传播算法相比,串行级联译码算法可获得更...
以实际项目开发为背景,介绍了一种基于CPLD译码的TI TMS320VC55x系列DSP大程序的二次引导方法。...实验证明,利用CPLD的快速译码实现的DSP二次Bootloader方法,接口简单、编程方便、有较强的通用性和可靠性。
随着可编程逻辑技术的不断发展,其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性,使FPGA逐步成为Viterbi译码器设计的方法。项目目的是用FPGA实现一个Viterbi译码器。 一、译码器...
一种基于FPGA的快速Turbo码译码方法.pdf
设计了能纠正一个符号错误的RS(Reed-Solomon)译码器,给出了该译码器的VHDL模型。利用XILINX公司的FoundationSeries3.1i集成设计环境完成了该RS译码器的VHDL源代码输入、功能仿真、布局与布线、时序仿真,并用XC4005...
卷积译码 最大似然译码 卷积译码-维特比卷积译码算法
结果表明,分层译码算法具有快速译码收敛的优点,在不改变噪声门限的条件下,可使译码迭代次数减半.由于分层译码对降低译码器的复杂度起到了重要的作用,因此,文中提出的密度演化算法为实际应用提供了理论依据,能...
采用改进的分层消息传播算法实现快速收敛,将译码迭代次数降到经典方法的50%以下。架构中用于存储中间置信信息的存储器数量只有4个,减少了芯片面积和功耗。校验节点置信度更新采用校正的整数量化的分层算法,降低了...
一种快速判断非唯一可译码的方法一种快速判断非唯一可译码的方法邢楠, 朱虹, 梁秀梅, 侯浩录(西安理工大学 自动化与信息工程学院, 西安 710048): 本文介绍了一种 速判断非唯一可译码的方法, 该方法针对现存判别唯一...
实现polar码SCL快速译码,这里包含了多个重要参考文献。
针对RS译码另一个步骤求解错误位置多项式时迭代复杂度过高的问题,经过对补偿差值的详细分析,给出了一种快速搜索迭代次数的算法,且迭代复杂度由<i>O(n</i><sup>2)下降了一个数量级到<i>O(n)。以卫星通信中的...
以实际项目开发为背景,介绍了一种基于CPLD译码的TITMS320VC55x系列DSP大程序的二次引导方法。...实验证明,利用CPLD的快速译码实现的DSP二次Bootloader方法,接口简单、编程方便、有较强的通用性和可靠性。
在MIMO-OFDM系统中,基于软判决的...鉴于此,通过对软输出球形译码检测算法的研究,引入了一种快速有效的单树搜索球形译码检测算法。该算法极大地降低了MIMO软检测的复杂度,已应用于TD-LTE无线综合测试仪表的开发中。
matlab代码MATLAB 上的极坐标代码 这是polar码的简单实现,包括编码、AWGN信道、SC解码。...“快速极性解码器:算法和实现。” IEEE Journal on Selected Areas in Communications 32.5 (2014): 946-957。
针对现存判别唯一可译码的 方法(即:根据异前级码来进行判断的方法以及A.A.Sardinas 和C.W.patterson判断法)所存 在的不确定性、大运算童等问题,提出一种方法对非唯一可译码作出准确判断。该方法具有判 别简单,运算...
随着可编程逻辑技术的不断发展,其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性,使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。 一、...
提出了一种基于外信息符号差的串行置信传播(ESDSBP)译码算法,即根据一次完整迭代前后符号节点译码器(SND)的外信息符号变化情况来快速判断译码收敛情况、控制迭代停止。最后对固定迭代次数、互熵算法(CE)、循环...