”vhdl“ 的搜索结果

VHDL.rar_vhdl_vhdl pdf

标签：   vhdl vhdl_pdf

     VHDL的语言详解,很全,很好很强大 VHDL的语言详解,很全,很好很强大

vhdl.rar_vhdl_vhdl学习

标签：   vhdl vhdl学习

     基于VHDL的学习笔记练习。。。。。。练习。。

多摩川绝对值编码器CPLD FPGA通信源码（VHDL格式+协议+说明书）

标签：   fpga开发

     我们的源码设计思路清晰，实现方法可靠，同时还提供了详细的说明书，以帮助开发者更...为了满足开发者对该编码器的接口开发需求，我们开发了一套CPLD和FPGA通信源码，以VHDL格式提供，同时还提供了相应的协议和说明书。

定义自己的VHDL包、VHDL构造支持状态、VHDL保留字

标签：   fpga开发

     定义自己的VHDL包、VHDL构造支持状态、VHDL保留字

VHDL频率计

标签：   VHDL频率计

     本程序为VHDL编写的频率计，测频范围从0.1Hz到1G (VHDL procedures for the preparation of the frequency meter, measuring frequency range from 0.1Hz to 1G)

SSD1306_VHDLImplementation:用Altera Quartus为我的Cyclone IV开发板编写的SSD1306 VHDL实现

标签：   VHDL

     SSD1306_VHDL实施用Altera Quartus为我的Cyclone IV开发板编写的SSD1306 VHDL实现

实战EDA电子设计自动化经典入门模型VHDL代码编写（含代码解释）中上篇--2-4译码器 信号十分频

标签：   自动化  fpga开发  运维

     实战EDA电子设计自动化经典入门模型VHDL代码编写（含代码解释）上篇–状态机，逻辑设计：Y=AB+C这个2到4解码器将两位输入映射到四个输出，每个输出对应于输入的一个可能的二进制值。在任何时刻，只有一个输出会是’1...

混合语言支持、VHDL和Verilog库

标签：   fpga开发

     混合语言支持、VHDL和Verilog库

基于VHDL的巴克码发生器的设计及FPGA实现-论文

标签：   基于 vhdl 巴克码 发生器 设计 fpga 实现

     基于VHDL的巴克码发生器的设计及FPGA实现

VHDL.rar_vhdl_vhdl代码

标签：   vhdl vhdl代码

     VHDL代码集锦 VHDL常用的22个子程序源码

数字系统实验--第七-八周任务硬件语言描述训练1（认识DAC0832和平台、波形发生器VHDL）

标签：   单片机

     波形发生器VHDL3．提交硬件语言描述训练1报告一、D级任务（70%）看层次化原理图查找FPGA管脚号并记录1、任务目标2、任务准备二、 C级任务（80%）DAC0832电路测量验证1、任务目标2、任务过程三、 A级任务（100%）VHDL...

WDF内核驱动开发------使用VHDL傻瓜式搭建HLK测试环境

标签：   windows  驱动开发

     踩坑后，得出的经验，整理成流程如下：在已加入域的环境中有一个域控制器，为 Windows HLK 功能指定的所有计算机将加入到同一个域控制器。如果你计划在加入域的环境中部署 Windows HLK，则至少需要三台计算机：一台 ...

VHDL语言100例详解（含94例代码）.rar

标签：   软件/插件 VHDL 源码 毕业设计

     VHDL语言100例详解（含94例代码）VHDL语言100例详解（含94例代码）VHDL语言100例详解（含94例代码）VHDL语言100例详解（含94例代码）VHDL语言100例详解（含94例代码）VHDL语言100例详解（含94例代码）VHDL语言100例...

VHDL.zip_ISE_VHDL ISE_vhdl xilinx

标签：   ise vhdl_ise vhdl_xilinx

     本系统使用VHDL语言进行设计，采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合，然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。

VHDL课程设计:基于FPGA开发板的时钟-日历-秒表-闹钟（按键控制+红外遥控），获课程最高分，附带源码。

标签：   fpga开发  课程设计

     一．实验目的：电子系统设计课程标志性内容的设计理解和综合运用，鼓励独立性设计和功能扩展的创新实践。二．功能要求：2.1基本性要求设计一个万年历，可以显示年、月、日、星期、小时、分钟和秒。...

VHDL函数和过程、VHDL预定义包

标签：   fpga开发

     VHDL函数和过程、VHDL预定义包

VHDL.rar_QAM VHDL_QAM VHDL_QAM vhdl code_modulation vhdl_vhdl

标签：   qam___vhdl qam_vhdl qam_vhdl_code modulation_vhdl vhdl_modulation

     VHDL code for QAM modulation

vhdl_key.rar_vhdl_vhdl 键盘_键盘 vhdl

标签：   vhdl vhdl_键盘 键盘_vhdl

     vhdl 键盘程序，对键盘输入的字符进行判断，写入fpga中

vivado VHDL组件、VHDL组件配置

标签：   fpga开发

     vivado VHDL组件、VHDL组件配置

vivado VHDL Objects、VHDL实体描述

标签：   fpga开发

     vivado VHDL Objects、VHDL实体描述

VHDL实现对图像的采集和压缩.7z

标签：   VHDL实现对图像的采集和压缩.

     VHDL实现对图像的采集和压缩.7z

vhdl语言编写 9秒倒计时器

标签：   VHDL 倒计时器 VHDL代码 文章 硬件设计 EDA软件

     本文主要为vhdl语言编写 9秒倒计时器程序代码，下面一起来学习一下

vhdl.rar_ handshake vhdl_vhdl handshake_vhdl 实现poc

标签：   _handshake_vhdl vhdl_handshake vhdl_实现poc

     基于VHDL的POC编写与实现 实现三次握手

VHDL.rar_ram vhdl codes_vhdl ram_vhdl 存储器_vhdl输入输出_存储器 VHDL

标签：   ram_vhdl_codes vhdl_ram vhdl_存储器 vhdl输入输出 存储器_vhdl

     常见的输入输出及存储器件（ram及fifo）vhdl实现

VHDL.rar_VHDL仿真_VHDL闹钟设计_vhdl_vhdl语言闹钟

标签：   vhdl仿真 vhdl闹钟设计 vhdl vhdl语言闹钟

     VHDL----语言仿真闹钟设计

VHDL读写文件

标签：   VHDL文件操作

     利用VHDL读写文件操作，进行算法验证数据输入输出操作

lcd.rar_LCD_VHDL LCD VHDL_VHDL 显示_vhdl_vhdl lcd

标签：   lcd vhdl_lcd_vhdl vhdl_显示 vhdl vhdl_lcd_

     VHDL接口电路实用源程序，这个是LCD液晶显示器的。

vhdl.rar_vhdl

标签：   vhdl

     抢答器里的基本原程序,抢答模块，计时器电路JSQ的VHDL源程序，译码器电路YMQ的VHDL源程序

VHDL.rar_vhdl 函数_vhdl 实例

标签：   vhdl_函数 vhdl_实例

     VHDL编程实例，使用的实例介绍了不少有用的函数。对初学者有帮助。

vhdl.rar_cours vhdl_vhdl

标签：   cours_vhdl vhdl

     Cours VHDL

推荐文章