”verilog“ 的搜索结果

     使用verilog语言,通过移位减方式实现64位除以32位数据的除法器,所需资源少,运算速度约64个时钟周期,可方便的自动修改运算位数

10  
9  
8  
7  
6  
5  
4  
3  
2  
1