sdram - 程序员宅基地

DDR2 SDRAM 操作时序规范中文版

DDR2 SDRAM 操作时序规范，总共47页，主要讲了如何上电初始化，模式寄存器的设置，以及怎样读写操作。

EDA/PLD中的Altera 支持JEDEC DDR3 SDRAM标准的FPGA

标签： EDA/PLD中的Altera 支持JEDEC DDR3 SDRAM标准的FPGA EDA/PLD

在最近通过的JESD79-3 JEDEC DDR3 SDRAM标准下，Altera Stratix:registered: III系列FPGA可以帮助设计人员充分发挥DDR3存储器的高性能和低功耗优势，这类存储器在通信、计算机和视频处理等多种应用中越来越关键...

SDRAM的MOdelsim仿真

标签： SDRAM Modelsim 仿真 FPGA

这是使用ModelSim仿真SDRAM时序操作的完整代码，其中还有PLL模块以及FIFO模块的仿真源码。

sdram.rar_led vhdl_sdram rtl_sdram test_sdram 开发_wave

标签： led_vhdl sdram_rtl sdram_test sdram_开发 wave

本次实验控制开发板上面的SDRAM完成读写功能。先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。 part1是使用Modelsim仿真的工程 part2是在开发斑上面验证...

DDR4 SDRAM SODIMM Design Specification

标签： DDR4 Sodimm jedec Dram sdram

DDR4 SDRAM SODIMM Design Specification, DDR4笔记本内存条jedec标准设计规范

基于图像处理系统中SDRAM控制器的FPGA实现

标签：基于图像处理系统中SDRAM控制器的FPGA实现其它

摘要：简要介绍了SDRAM工作原理并认真研究了Altera提供的SDRAM控制器，根据实际系统使用需要加以修改简化，设计了对修改后控制器进行操作的状态机。采用全页突发读写模式，每次读/写后自动刷新，省掉了传统设计中的...

STM32F4 SDRAM.docx

标签： STM32F4SDRAM

STM32F4 SDRAM

在DDR3 SDRAM存储器接口中使用调平技术

标签：在DDR3 SDRAM存储器接口中使用调平技术其它

　DDR3 SDRAM存储器体系结构提高了带宽，总线速率达到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工艺密度提高到2 Gbits。这一体系结构的确速率更快，容量更大，单位比特的功耗更低，...

基于DDR3-SDRAM 的高速视频传输系统

标签： DDR3-SDRAM

设计了一种基于多片DDR3-SDRAM多BANK存储技术的传输系统，用于高速视频图像的传输。采用Camera Link总线技术用来接收视频图像数据，采用DDR3-SDRAM用来转存数据，对系统软件进行了搭建，对数据进行编码，并对DDR3-...

支持Altera Stratix II的DDR2 SDRAM接口开始提供

标签：支持Altera Stratix II的DDR2 SDRAM接口开始提供其它

Altera与Northwest Logic宣布为Altera的高密度Stratix II与Stratix II GX FPGA，提供经过硬件验证的667-Mbps DDR2 SDRAM接口，这个接口结合了Altera的自动校准DDR2 PHY与Northwest Logic的全功能DDR2 SDRAM控制器...

嵌入式系统/ARM技术中的嵌入式DSP访问片外SDRAM的低功耗设计研究

标签：嵌入式系统/ARM技术中的嵌入式DSP访问片外SDRAM的低功耗设计研究嵌入式系统/ARM技术

DSP有限的片内存储器容量往往使得设计人员感到捉襟见肘，特别是在数字图像处理、语音处理等应用场合，需要有高速大容量存储空间的强力支持...本文主要以访问外部SDRAM为例来说明降低外部存储系统功耗的设计方法。　1

stm32使用BootLoader加载app到sdram运行

标签： STM32 BootLoade SDRAM

stm32平台上通过usb挂载sd卡，将app下载到sd卡，通过BootLoader读取sd卡程序至SDRAM，然后跳转到SDRAM执行

SDRAM_V1.rar

标签： SDRAM

SDRAM（同步动态随机存取内存）同步动态随机存取内存（synchronous dynamic random-access memory，简称SDRAM）需要不断的刷新，才能保存数据。而且是行列地址复用的，许多都有页模式。SDRAM之所以成为DRAM就是因为...

FPGA读写SDRAM实验源码

标签： FPGA SDRAM 源码读写SDRAM

fpga读写SDRAM的实验源码。详细的注释。具体内容请参考博客的文章。里面详细介绍了如何使用。 fpga读写SDRAM的实验源码。详细的注释。具体内容请参考博客的文章。里面详细介绍了如何使用。

Quartus开发平台下的sdram设计代码（VHDL）

标签： Quartus sdram 设计代码 VHDL

在各种电路板上调试通过并应用，现公开给大家下载参考学习（含Test Bench ）。电路板 , 开发 , 设计 , 下载

SDRAM电路设计详解

标签： SDRAM电路设计电路设计文章技术应用电源

绍SDRAM电路设计之前先了解下SDRAM的寻址原理。

多端口SDRAM控制器的设计与实现

标签： NGN|4G

本文在研究有关文献的基础上，根据具体情况提出了一种独特的方法，利用FPGA 的片上资源开辟了多个FIFO 作为读写缓存，实现了多端口SDRAM 控制器的设计，并用Verilog 硬件描述语言[1] 给予实现，仿真结果表明该控制器...

SDRAM控制器的设备与VHDL实现

标签：计数器芯片端口文章单片机 DSP

在高速实时或者非实时信号处理系统当中,使用大容量存储器实现数据缓存是一个...但是SDRAM存储体结构与RAM有较大差异,其控制时序和机制也较复杂,限制了SDRAM的使用。目前,虽然一些能家长微处理器提供了和SDRAM的透明接口

一种解决SDRAM接口时序兼容问题的方法 (2009年)

标签：工程技术论文

以单板硬件设计中微处理器(MCU)与SDRAM器件的接口时序兼容分析为案例，对微处理器与SDRAM器件的接口时序进行深入分析，并在此基础上提出了一种单板硬件设计中SDRAM接口时序兼容解决方法。该方法既可以实现处理器对多...

嵌入式系统/ARM技术中的基于AMBA-AHB总线的SDRAM控制器的计方案

标签：嵌入式系统/ARM技术中的基于AMBA-AHB总线的SDRAM控制器的计方案嵌入式系统/ARM技术

摘要：为了在嵌入式系统设计中实现对SDRAM存储器的访问，本文提出了一种基于AMBA-AHB总线规范的SDRAM控制器设计方案。方案首先简要介绍了AMBA总线规范，然后在完成整个存储控制器的整体框架设计的基础上给出了SDRAM...

SDRAM简介

标签：经验分享学习 SDRAM

了解SDRAM之前我们先了解一下ROM、RAM、DRAM、SRAM和FLASH的一些基础知识参考博文：ROM、RAM、DRAM、SRAM和FLASH的区别 ROM和RAM指的都是半导体存储器，ROM在系统停止供电的时候仍然可以保持数据，而RAM通常都是在...

数据采集系统中SDRAM控制器的FPGA设计

标签： FPGA；SDRAM控制器；状态机； Verilog 硬件描述语言；时序仿真

针对SDRAM时序控制复杂等设计难点，提出了一种基于现场可编程门阵列（FPGA）设计SDRAM控制器的方法。使用状态机的设计思想，采用Verilog 硬件描述语言对时序控制程序进行了设计。通过Modelsim SE 6.0开发平台进行...

嵌入式系统/ARM技术中的μClinux下SDRAM数据交换区的生成和使用

标签：嵌入式系统/ARM技术中的μClinux下SDRAM数据交换区的生成和使用嵌入式系统/ARM技术

摘要：提出在μClinux操作系统下，用Motorola公司的Cold Fire 5307型32位控制器为CPU的嵌入式工业网络服务器的SDRAM开辟数据交换区的思想和解决方案。关键词：μClinux 嵌入式系统 SDRAM 数据交换区引言数据...

嵌入式系统/ARM技术中的W3EG2128M72AFSR:2GB DDR SDRAM（图）

标签：嵌入式系统/ARM技术中的W3EG2128M72AFSR:2GB DDR SDRAM（图）嵌入式系统/ARM技术

White电子设计公司推出带PLL的2GB DDR SDRAM 基于FBGA器件的存储器模块W3EG2128M72AFSR.该器件是基于512Mb DDR SDRAM器件的2x128Mx72双数据速率(DDR) SDRAM存储器模块.模块包括有36个128Mx4 DDR SDRAM FBGA封装器件,...