Verilog/FPGA - 程序员宅基地

”Verilog/FPGA“ 的搜索结果

ps2.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

verilog PS2键盘解码程序，　之前探讨过PS/2键盘编解码以及数据传输协议，这次自己动手实现了利用FPGA接收键盘编码，然后通过串口传输到PC。做的比较简单，只是通过FPGA把大写字母A-Z转换成相应的ASCII码，只要字母...

04_uart_test.rar_VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

实现上位机和FPGA开发板UART串口通信，首先用verilog编写TX和RX模块，最后编写测试文件，进行实验，结果验证符合设计需求，欢迎下载使用！

FPGA.zip_FPGA verilog_fpga/verilog_数电实验_西安交通大学

标签： fpga_verilog fpga/verilog 数电实验西安交通大学

西安交通大学数电FPGA实验代码，使用verilog编写

ARMPFPGA-mult-ad-interface.rar_VHDL/FPGA/Verilog_C/C++_

标签： VHDL/FPGA/Verilog C/C++

ARM+FPGA的多路高速AD接口电路设计

verilog-beijingdaxue.zip_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

资料北大 fpga verilog 课件内部资料

lcd1602-and-lcd12864.rar_VHDL/FPGA/Verilog_C/C++_

标签： VHDL/FPGA/Verilog C/C++

lcd1602和lcd12864的双显示驱动程序测试通过完美运行

Verilog_ex5.zip_VHDL/FPGA/Verilog_QT_

标签： VHDL/FPGA/Verilog QT

基于FPGA的数码管实验，实验板选用DE1

USB-IPcore-Verilog.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

USB IP 核设计，Verilog，ISE工程可以打开

verilog-mode.rar_VHDL/FPGA/Verilog_Others_

标签： VHDL/FPGA/Verilog Others

verilog-model emacs加载文件

FPGA_SDRAM.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

这个工程主要使用FPGA来对SRAM简单快速的操作，使用的是IS62LV256-70U芯片，文件中含有该芯片的datasheet

i2c_slave.zip_VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

I2C从机模块，支持多种I2C模式，稳定成熟，方便使用。

FPGA-band.rar_VHDL/FPGA/Verilog_Others_

标签： VHDL/FPGA/Verilog Others

FPGA开发版原理图及其PCB的制版。。。

FPGA_Architecture.rar_VHDL/FPGA/Verilog_PPT_

标签： VHDL/FPGA/Verilog PPT

FPGA Architecture Power point presentation

FPGA-RAND.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

FPGA生成伪随机数

eda.rar_VHDL/FPGA/Verilog_PDF_

标签： VHDL/FPGA/Verilog PDF

利用FPGA可编程芯片及Verilog HDL语言实现了对直流电机PwM控制器的设计，对直流电机速度进行控制。介绍了用Verilog HDL语言编程实现直流电机PwM控制器的PwM产生模块、串口通信模块、转向调节模块等功能，该系统无须...

FPGA-study.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

FPGA学习基础

FPGA-FIR.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

FIR滤波器，算法，采用VHDL编程语言，算法比较简单，希望对大家有所帮助。

i2c_master_verilog.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

i2c_master_verilog simulation mode with fpga

各种基础module打包下载全集.zip_VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

例如分频器，alu，ram的verilog实现

lab2B(4)LFSR.rar_VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

实现4位二进制随机数的产生的verilog代码

AHB_to_Wishbone_Verilog.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

该源代码包是AHB总线到Wishbone总线的交接器，包括以下4个部分：RTL源代码，测试平台，软件测试程序，说明文档。

verilog-digitaldesign.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

Verilog digital design

Verilog2_PWM.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

多占空比PWM信号输出

raised-cosine-filter.rar_VHDL/FPGA/Verilog_matlab_

标签： VHDL/FPGA/Verilog matlab

代码实现了一个根升余弦成型滤波器，2PAM信号通过此成型滤波器，并且匹配接收，画出了发送和接收波形，验证了代码的正确性。

TLV5616CP.zip_VHDL/FPGA/Verilog_Visual_C++_

标签： VHDL/FPGA/Verilog Visual C++

TLV5616CP，这是一个测试过的例子，完全可行，C代码，权倾封杀四大四大五。

Verilog/FPGA 报错总结

1、ERROR:HDLCompilers:246 - "*.v" line * Reference to vector reg '*' is not a legal ... ERROR:HDLCompilers:53 - "*.v" line * Illegal left hand side of continuous assign 错误原因：assign r

fpga--lpass.zip_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

基于FPGA的数字低通滤波器。。。。。

ADC.zip_adc verilog_ads1271_ads1271 verilog_fpga ADC_fpga adc驱动

标签： adc_verilog ads1271 ads1271_verilog fpga__adc fpga_adc驱动

FPGA驱动ADS1271的Verilog语言实现

PS2.rar_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

基于FPGA的键盘PS第二类编码方式的verilog解码程序。基于FPGA的键盘PS第二类编码方式的verilog解码程序。

SGvga.zip_VHDL/FPGA/Verilog_VHDL_

标签： VHDL/FPGA/Verilog VHDL

基于System Generator 实现Xilinx FGPA的VGA显示模块，板块Nexys&#8482 3 Spartan-6 FPGA Board，可以直接把.bit文件下进去进行。具体说明可以参考本人博客：...

10

9

8

7

6

5

4

3

2

1

推荐文章