Verilog/FPGA - 程序员秘密

”Verilog/FPGA“ 的搜索结果

优秀的 Verilog/FPGA开源项目介绍（三）- 大厂的项目

标签：芯片 python java

优秀的 Verilog/FPGA开源项目介绍（三）- 大厂的项目谷歌开源芯片项目OpenTitanOpenTitan 是 Google 开发的项目，旨在鼓励厂家为数据中心和消费级设备开发所...

优秀的 Verilog/FPGA开源项目介绍（二十一）- 卷积神经网络（CNN）

标签：神经网络大数据 python

介绍在深度学习中，卷积神经网络（CNN或ConvNet）是一类人工神经网络（ANN），最常用于分析视觉图像。CNN 也称为移位不变或空间不变人工神经网络(Shift Invariant or Space Invariant Artificial Neural Networks ,...

verilog/FPGA出租车计价器

标签： fpga verilog 出租车计价器

该资源针对NEXYS开发板设计，程序修改xdc后可适用于其他开发板；包含插拔钥匙、开关车门等部分的模拟，此外可通过里程与中途停留时间相结合的计费方式。程序经过下板验证，安全可靠！

spi.rar_SPI Verilog_SPI协议_spi verilog_spi 协议_verilog/fpga

标签： spi_____verilog spi协议 spi__verilog spi_协议 verilog/fpga

使用verilog语言实现spi传输协议

优秀的 Verilog/FPGA开源项目介绍（三十五）- TinyML

绪论查看《为什么FPGA/ADC通信在工业领域下更喜欢用GPMC接口？》了解TinyML~今天介绍几个与TinyML相关的开源项目。TinyML Cookbookhttps://github.com/PacktPublishing/TinyML-Cookbook介绍这本书是关于 TinyML 的，...

优秀的 Verilog/FPGA开源项目介绍（二十五）- FPGA图像处理库

标签：算法 python 计算机视觉

今天介绍几个和图像处理的项目，废话不多说，我们开始吧~...F-I-L是一个FPGA平台的开源的图像处理库，已经拥有了许多常用操作，并在不断更新中。这些操作被以IP核的形式进行了封装，遵循同一种规范化的接口，同时具...

source_code_source_code_乘法器复用_64乘法器_分时复用_verilog/FPGA/乘法器

标签： source_code 乘法器复用 64乘法器分时复用 verilog/FPGA/乘法器

64位乘法器，底层调用5个16位乘法单元IP，使用分时复用

优秀的 Verilog/FPGA开源项目介绍（二十八）- DSP(Digital Signal Processing)

标签： python 人工智能 java

优秀的 Verilog/FPGA开源项目介绍（二十八）- DSP(Digital Signal Processing)介绍FPGA在数字信号处理领域一直有着比通用CPU得天独厚的优势，所以一直都受到市场的“追捧”，今天我们就介绍几个和DSP相关的开源项目...

FPGA／CPLD边练边学—快速入门Verilog／VHDL

标签： FPGA CPLD Verilog 特权

特权的《FPGA／CPLD边练边学—快速入门Verilog／VHDL》，缺“第4章 Verilog与VHDL语法基础”。

优秀的 Verilog/FPGA开源项目介绍（十九）- 浮点运算器（FPU）

标签：人工智能 java python

优秀的 Verilog/FPGA开源项目介绍（十九）- 浮点运算器（FPU）介绍浮点运算器（英文：floating point unit，简称FPU）是计算机系统的一部分，它是专门用来进行...

优秀的 Verilog/FPGA开源项目介绍（七）- CAN通信

标签： java python 人工智能

优秀的 Verilog/FPGA开源项目介绍（七）- CAN0、CAN总线介绍《【科普】CAN总线介绍及FPGA实现方案简介》1、CAN权威文档CAN总线有两个ISO国际标准：ISO118...

优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信

标签： java linux 编程语言

优秀的 Verilog/FPGA开源项目介绍（一）-PCIe通信今天开始会陆续介绍一些优秀的开源项目，项目基本都是和FPGA或HDL相关的。对于一些找工作或者急需项目经验的人来说，这些项目...

优秀的 Verilog/FPGA开源项目介绍（十一）- SPI/SPI FLASH/SD卡

标签： java linux 大数据

优秀的 Verilog/FPGA开源项目介绍（十一）- SPI/SPI FLASH/SD卡0 官网https://www.spi-inc.org/https://www.2spi.com/...

优秀的 Verilog/FPGA开源项目介绍（十六）- 数字频率合成器DDS

标签： java python 人工智能

优秀的 Verilog/FPGA开源项目介绍（十六）- 数字频率合成器DDSDDS原理直接数字频率合成技术(Direct Digital Synthesis，DDS)是一种从相位概念出发直...

优秀的 Verilog/FPGA开源项目介绍（十四）- 使用FPGA实现LeNet-5 深度神经网络模型...

标签：神经网络 python java

优秀的 Verilog/FPGA开源项目介绍（十四）- 使用FPGA实现LeNet-5 深度神经网络模型简介LeNet-5：是Yann LeCun在1998年设计的用于手写数字识别的卷积神...

Vending.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

Verilog语言实现简易售货机，可以进行投入货币的识别，找零以及自动出货，多次检测均稳定运行。

gundong.zip_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

通过按键输入学号，并循环显示：电路功能描述：通过Ego1上的按键输入自己的学号（8位10进制数），并存储在32位的寄存器中；8位10进制数输入完成后，实现滚动显示效果。

programm.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

xilinx使用vitis烧写mcs或者bit的操作步骤，属于入门级别的

优秀的 Verilog/FPGA开源项目介绍（十七）- AXI

标签： java python 人工智能

优秀的 Verilog/FPGA开源项目介绍（十七）- AXI官网❝https://developer.arm.com/architectures/system-architectures...

Presentatifon1.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

Digital System Design

新建文件夹.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

用于索尼的面阵CCD驱动，采用时序逻辑设计

project_2.zip_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

设计一个简单的基于3-8译码器的verilog，包含仿真与约束文件

USB_UartRecv.zip_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

基于xilinx FPGA实现USB Uart模式的接收功能

uart_regs.rar_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

简单的串口例程src目录下为设计源文件。core为Altera的IP宏功能模块。sim\funcsim为功能仿真文件。sim\parsim为时序仿真文件。dev为工程文件（包含了约束，综合、布局布线的过程文件和结果文件）。

按键消抖.zip_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

按键消抖

Peripheral control 07 Buzzer.zip_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

Buzzer control in Verilog in Altera FPGA

实战训练2 基于verilog按键消抖设计.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_

标签： VHDL/FPGA/Verilog C/C++

实战训练2 基于verilog按键消抖设计

Traffic_RYG.zip_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_

标签： VHDL/FPGA/Verilog Verilog

交通灯的控制，分主干道和从路交通灯，主路优先，正常情况下，绿灯60s，红灯30S，黄灯5S

SignalTapII学习笔记.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_

标签： VHDL/FPGA/Verilog C/C++

学习fpga的工具signaltap软件使用说明书，好工具

fft提取基波.zip_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_

标签： VHDL/FPGA/Verilog C/C++

使用32自带的dsp库进行fft频谱分析，亲测可用

10

9

8

7

6

5

4

3

2

1

推荐文章