HDL - 程序员宅基地

”HDL“ 的搜索结果

stopwatch-by-verilog-HDL_fpga_verilog_数字秒表_

标签： fpga verilog 数字秒表

设计用于体育比赛用的数字秒表

Verilog HDL硬件描述语言

标签： FPGA Veriog HDL 硬件描述语言

本资料包含了Verilog HDL硬件描述语言从简单到复杂的设计流程，对于FPGA的总体设计也有较为深入的介绍。

Verilog hdl教程

标签： verilo

这是购买FPGA开发板附赠的资料，verilog语法很全，例子很多。

Cadence Design Entry HDL 使用教程

标签： cadence design entry HDL 使用教程

Cadence Design Entry HDL 使用教程前言 cadence Design Entry HDL是cadence内部集成的一款板级的EDA设计工具，早期叫 concept HDL。其为cadence最早的原配板级电路图绘制工具，只不过由于后来cadence收购了orcad...

SPI接口 HDL Verilog

标签： verilog spi hdl fpga

SPI接口verilog代码，自己编写的接口代码，主模块，已实验过可以读取spi flash的数据，可供参考

8-Verilog HDL编码器与译码器设计.7z

标签： FPGA 编码器译码器 Vivado仿真工程 VerilogHDL

Verilog HDL编码器与译码器设计，Vivado仿真工程。

XILINX FPGA数字信号处理权威指南从HDL到模型和C的描述.pdf

标签： fpga xilinx 数字信号处理 C语言 HDL模型

XILINX FPGA数字信号处理权威指南从HDL到模型和C的描述pdf高清版本

基于Verilog HDL的DDS设计与仿真

标签：基于Verilog HDL的DDS设计与仿真直接数字频率合成器现场可编程门阵列

基于Verilog HDL的DDS设计与仿真、电子技术,开发板制作交流

Verilog-HDL.rar_hdl_verilog hdl

标签： hdl verilog_hdl

Verilog HDL 程序设计例程

基于FPGAVerilog HDL16*16点阵显示字符

标签： Verilog

详细的介绍了Verilog HDL 如何实现16*16点阵原理。字符可自行更改。

按键计数器+按键去抖（Verilog HDL）

标签： Verilog

基于Quartus13.0的EDA实验程序， 1. 设计一个10进制计数器，用七段数码管显示计数器的数值，以开发板上1个按键作为计数器的时钟输入，按键每按动一次，相当于产生“一个时钟脉冲”，观察开关抖动情况。...

从算法设计到硬线逻辑的实现--复杂数字逻辑系统的 Verilog HDL 设计技术和方法 PDF

标签：数字逻辑 Verilog HDL 技术方法

从算法设计到硬线逻辑的实现--复杂数字逻辑系统的 Verilog HDL 设计技术和方法

基于FPGA用Verilog HDL语言实现的多功能数字钟

标签：多功能数字钟

这是一个基于FPGA，用Verilog HDL语言实现的多功能数字钟，课程设计的项目。

verilog hdl

标签： verilog

verilog HDL examples ,基于verilog的非常实用的一些举例链接，可以直接下载

Design Through Verilog HDL

标签： Verilog HDL

verilog 数字电路设计国外经典书籍，适合IC设计工程师学习提高

XILINX FPGA数字信号处理权威指南-从HDL到模型和C的描述

标签： FPGA Xilinx DSP

XILINX FPGA数字信号处理权威指南-从HDL到模型和C的描述，高清pdf，配有详细的目录

基于Verilog HDL的五级流水线RISC-V CPU设计+设计报告.zip

标签：毕业设计课程设计期末大作业课程大作业五级流水线RISC-VCPU设

基于Verilog HDL的五级流水线RISC-V CPU设计+设计报告.zip基于Verilog HDL的五级流水线RISC-V CPU设计+设计报告.zip基于Verilog HDL的五级流水线RISC-V CPU设计+设计报告.zip基于Verilog HDL的五级流水线RISC-V CPU...

Verilog HDL语言在FPGA/CPLD开发中的应用

标签： VerilogHDL FPGA/CPLD EDA 文章单片机 CPLD

随着集成电路规模的越来越大，数字系统设计的越来越复杂，Verilog HDL语言在硬件电路设计的优越性也会越来越显突出。本文讲Verilog HDL语言在FPGA/CPLD开发中的应用

基于Verilog HDL的CMOS图像敏感器驱动电路设计

标签：开发工具

介绍一种用于卫星姿态测量的CMOS图像敏感器——STAR250的时序驱动信号,并使用Verilog HDL语言设计驱动时序电路。经布线、仿真、测试后验证了驱动信号的正确性。

Verilog HDL Design Examples

标签： Verilog HDL

Verilog HDL Design Examples-CRC Press

HDL-Coder-Self-Guided-Tutorial:了解如何使用MATLAB和Simulink将算法部署到FPGA

标签： MATLAB

HDL编码器自学教程本教程将指导您完成在FPGA硬件中实现MATLAB算法所需的步骤，包括：使用Simulink创建算法的流版本实施硬件架构将设计转换为定点生成并合成HDL代码

hdl_coding_style.rar_HDL coding style_coding style_hdl_hdl codin

标签： hdl_coding_style coding_style hdl hdl_coding_sty style

HDL编程风格，很有用,希望对大家有所帮助。

数字分接复用器的HDL设计

标签：通信数字复接技术码速调整 HDL

在Quartus Ⅱ开发环境下，采用自顶向下的设计方法，完成了系统各模块的Verilog HDL语言编写以及结果的Modelsim仿真。最后，在各模块功能分别实现的基础上，对此数字分接复用器的顶层模块进行了设计、仿真和分析。

Verilog-hdl产生任意值占空比的PWM.zip

标签： Verilog-hdl产生任意值

Verilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意...

第十三章编程语言接口（PLI ）EDA技术与Verilog HDL语言.ppt

第十三章编程语言接口（PLI ）EDA技术与Verilog HDL语言

hdl-hdl_2015_r2

标签： hdl 2015_r2

hdl-hdl_2015_r2，ADI公司出品用于配置AD9361的verlog代码集

Matlab代码verilog-Verilog-HDL:程序-VerilogHDL

标签：系统开源

Verilog-HDL 该存储库包含有关Verilog HDL的程序学习Verilog-HDL的资源 Verilog-HDL简介 Verilog是一种硬件描述语言（HDL）。它是用于描述数字系统（如网络交换机或微处理器或存储器或触发器）的语言。这意味着，...

Verilog HDL基础教程之：时序逻辑电路

标签： verilog HDL 基础教程时序逻辑电路文章硬件设计 EDA软件

本文介绍了Verilog HDL的时序逻辑电路

Verilog HDL练习题

标签：硬件描述语言 Verilog HDL

硬件描述语言Verilog HDL练习题，供初学者使用参考

verilog hdl数字系统设计及仿真—光盘资料，作者于斌

标签： verilog

资料中含有的是书籍《 verilog hdl数字系统设计及仿真》中的所有代码，方便学习者使用quartus II和modelsim联调进行功能和时序仿真。其中不仅包括常见功能电路的HDL模型代码，如锁存器与触发器、编码器与译码器、...

10

9

8

7

6

5

4

3

2

1

推荐文章