基于FPGA的万年历,可以显示年月日时分秒,有闹钟功能。
标签: fpga开发
包括十个FPGA设计学习的经典项目,适用于FPGA学习入门以及寻找FPGA工作的人群,包括进行FPGA课程设计的等; 1、基于FPGA与DS18B20温度传感器的通信实现; 2、基于FPGA的LED数码管控制系统设计; 3、基于FPGA的任意...
项目名称:化学工厂有毒气体监控和预警系统 项目简介:主要包含温度传感器,声光模块,lcd显示屏,直流电机,烟雾传感器,红外线传感器
探索Vivado Library:实现 FPGA 设计的新境界 项目地址:https://gitcode.com/Digilent/vivado-library Vivado Library 是一个由 Digilent 公司维护的开源项目,旨在提供一系列用于Xilinx Vivado设计套件的IP核、示例...
国产高云FPGA:纯verilog实现视频图像缩放,提供6套GOWIN工程源码和技术支持 本文使用国产高云GW2A-LV18PG484C7/I6型号的FPGA做纯verilog实现视频图像缩放,视频源有两种,分别对应开发者手里有没有摄像头的情况,一...
标签: fpga开发
*便于新员工快速掌握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主,所以例子也以Altera为例,工具组合为modelsim+LeonardoSpectrum/FPGACompilerII+Quartus,但原则和方法对于其他厂家和工具也是...
基于FPGA的电子密码锁设计
项目名称:化学工厂有毒气体监控和预警系统 项目简介:主要包含温度传感器,声光模块,lcd显示屏,直流电机,烟雾传感器,红外线传感器
项目名称:化学工厂有毒气体监控和预警系统 项目简介:主要包含温度传感器,声光模块,lcd显示屏,直流电机,烟雾传感器,红外线传感器
紫光同创FPGA纯verilog代码实现图像缩放,两种插值算法任意尺寸缩放,提供3套PDS工程源码 本设计提供3套Pango Design Suite 2021.4版本的工程源码,工程1默认采集OV7725摄像头,输入分辨率为640x480@60Hz,经过图像...
FPGA高端项目:FPGA基于GS2971的SDI视频接收+图像缩放+转HDMI输出,提供3套工程源码和技术支持
项目名称:化学工厂有毒气体监控和预警系统 项目简介:主要包含温度传感器,声光模块,Icd显示屏,直流电机,烟雾传感器,红外线传感器。
项目名称:化学工厂有毒气体监控和预警系统 项目简介:主要包含温度传感器,声光模块,lcd显示屏,直流电机,烟雾传感器,红外线传感器
FPGA高端项目:Xilinx Zynq7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持
FPGA高端项目:Xilinx Artix7 系列FPGA纯verilog图像缩放工程解决方案 提供4套工程源码和技术支持
项目名称:化学工厂有毒气体监控和预警系统 项目简介:主要包含温度传感器,声光模块,lcd显示屏,直流电机,烟雾传感器,红外线传感器。
讲解Altium Designer6 的FPGA项目设计的pdf
新人入坑第一天的学习体会
基于FPGA的综合设计性实验项目设计.pdf
做了5年的FPGA了。手中经历的项目也不在少数...就在此刻又一个FPGA项目宣告结题,好多感受趁着现在还新鲜着,写出来和大家一起分享。不对之处,希望得到大家的指正。另外1234并没有绝对顺序,都是有感而发,随性而写。
2020年全国FPGA创新设计竞赛0329组项目源码.zip
在多主单从的设计中,当同时发起时,这个时候就需要来根据优先级来判断响应哪一个源端,向其传输数据。比如:以太网仲裁,DDR仲裁,光纤传图仲裁.....
FPGA设计指南,帮助新手快速上手学习FPGA。为以后项目开发垫下基础。
在PLD/ FPGA 设计中的时钟方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。PLD/ FPGA 都具有专门的全局时钟引脚, 它直接连到器件中的...
EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成,其中...
主要内容:利用FPGA来实现出租车计费器,使用FPGA来开发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。同时由于FPGA的功能完全取决于VHDL语言编写的程序,不拘泥于某种芯片的特殊指令,更加提高...
燎原团队致力于FPGA多核板卡设计开发,可以配合您的开发团队,提供稳定可靠的FPGA解决方案,现有专职+兼职团队20多位高级工程师,大部分来自科研院所,知名企业的FPGA的专家,欢迎与广大的企业深度合作。 合作联系...
Xilinx FPGA工程例子源码 VERILOG设计源码78个合集: 1024点FFT快速傅立叶变换.zip AD7266的Verilog驱动程序.zip BOOTLOADER (基于Platform Flash).rar ChipScope使用示例.zip DDR SDRAM控制器verilog代码.zip DDR ...