DDR - 程序员宅基地

镁光DDR3手册1Gb_1_35V_DDR3L.pdf

标签：镁光DDR3手册

镁光DDR3手册

2.80-DDR2~DDR4 FBGA内存封装.PcbLib

海尔LU65K82（966+111）DH1WS0A1302 DDR1.5G 内存：32G 111 spi.bin文件

标签： DH1WS0A1302

海尔LU65K82（966+111）DH1WS0A1302 DDR1.5G 内存：32G 111 spi.bin文件

DDR3 AXI4接口读写回环测试

标签： fpga开发

DDR3官方还提供了AXI4接口，这个需要在MIG中勾选上AXI4选项，下面针对AXI4接口读写DDR3进行相关记录。

ddr原理与FPGA开发.rar

标签： DDR FPGA

DDR原理手把手学习资料，包含多个完整的FPGA开发例程，代码拿来即用

DDR3.zip关于DDR3内存颗粒的资料

标签： DDR3 DDR

DDR3的协议以及使用方法，仅限个人学习使用，商业使用请跳过此资源。百度网盘链接：链接：https://pan.baidu.com/s/1wUd5s4PswjzhGW9mUwvWZA 提取码：92ns 有需要的童靴们自己下载

FPGA上基于Cortex-M3软核的DDR读写工程实现及基于vivado2019.2和vitis的移植

标签： fpga开发程序人生

基于FPGA的Cortex-M3软核DDR读写工程的设计原理基于FPGA和Cortex-M3软核技术的结合。基于FPGA的Cortex-M3软核DDR读写工程通过在FPGA中实现Cortex-M3的软核，并连接外设包括GPIO和UART串口，实现对DDR的读写功能。在...

DDR4/LPDDR4/LPDDR4——供电差异

标签：硬件

DDR4内存

DDR4 眼图测试

标签： DDR4 眼图

对于DDR源同步操作，必然要求DQS选通信号与DQ数据信号有一定建立时间tDS和保持时间tDH要求，否则会导致接收锁存信号错误，DDR4信号速率达到了3.2GT/s，单一比特位宽仅为312.5ps，时序裕度也变得越来越小，传统的测量...

电源技术中的为DDR-SDRAM量身定制的高效电源管理芯片

标签：电源技术中的为DDR-SDRAM量身定制的高效电源管理芯片电源技术

与其它存储器技术相比，DDRSDRAM具有出众性能、很低的功耗以及更具竞争力的成本。可与以前的SDRAM技术相比，DDRx存储器需要一个更复杂的电源管理新架构。本文探讨了DDR电源管理架构的理想选择。　与其它存储器技术...

【FPGA】DDR3学习笔记（二）丨从SDRAM到DDR3丨MIG IP核设计

标签： fpga开发学习笔记

DDR3 SDRAM（Double Data Rate 3 Synchronous Dynamic RAM），即第三代双倍速率同步动态随机存储器。本系列文章尝试剖析缓存技术的基础原理，并通过FPGA进行实现。

从内部结构分析DDR2到DDR3的变化及DDR3原理图分析

标签： fpga开发

文章介绍了DDR3内存相对于DDR2的主要变化，包括接口时钟频率提升至内核时钟的4倍，预取长度增加到8，CL和AL时钟周期数增加，并引入了写入延时参数CWL。DDR3新增了复位引脚和ZQ校准引脚，支持点对点连接和fly-by拓扑...

FPGA使用DDR 显示PAL图像

标签： FPGA DDR PAL

PAL图像经过DDR缓存之后显示出来具体解释参考http://blog.csdn.net/yunge812/article/details/79594235

基于DDR3的大容量FIFO的设计与验证

标签： ddr3 fifo

开发基于ddr3的大容量FIFO的设计，能用于数据量缓存应用

从内部结构分析DDR到DDR2的变化

标签： fpga开发

文章介绍了DDR2内存的设计思路和与DDR的主要区别。DDR2通过保持内核时钟频率不变，提高IO端口时钟频率，实现数据传输速率的翻倍。DDR2支持更多bank和更高的预取，引入了差分DQS信号和OCD校准技术以确保数据传输稳定...

Xilinx MIG DDR控制器IP使用代码：DDR2、DDR3、DDR4连续读写功能测试（附验证结果及说明文档）

标签： tcp/ip fpga开发网络协议

Xilinx MIG DDR控制器IP是一款专门为FPGA设计的DDR存储器控制器，支持DDR2、DDR3和DDR4等多种类型的DDR存储器。本文将通过分析DDR2、DDR3和DDR4版本的MIG DDR控制器IP使用代码，对其功能进行深入解析，并介绍相应的...

ddr3中文数据手册Micron -MT4C16270

标签： datasheet

ddr3中文数据手册Micron -MT4C16270

xilinx fpga ddr3数据读写工程

标签： fpga verilog ddr3 vivado

该资源为ddr3数据读写代码工程，由vivado2018.2编写。低版本的软件请参考附带的教程，自行配置ip核。开发板为ax7035，芯片为xc7a35tfgg484，ddr3芯片为16bit位宽，直接上板使用，其他芯片需更改相关输入输出管脚。...

七、UART+DDR3+HDMI（完结）

标签： fpga开发 ip tcp/ip

uart+hdmi+DDR3项目收尾，实现UART发送图片数据后，先通过DDR3的读写控制器，将图片数据刷新到DDR3中，然后将数据读出，在HDMI上显示

镁光DDR FLASH IBIS模型.zip_ddr4 ibis模型,ddr4的ibis模型.zip

标签： c#

镁光DDR FLASH IBIS模型.zip_ddr4 ibis模型,ddr4的ibis模型.zip

ddr-窗口压力测试.7z

标签： ddr

ddr-窗口压力测试.7z

FANUC四轴DDR维修報告共19页.pdf.zip

标签： FANUC四轴DDR维修報告共1

FANUC四轴DDR维修報告共19页.pdf.zip

Rockchip-Developer-Guide-DDR-CN.pdf

标签： rockchip

Rockchip-Developer-Guide-DDR-CN.pdf

Nexys 4 DDR开发板的DDR2 IP核引脚约束文件

标签： Xilinx Vivado DDR2 Nexys4 引脚

Nexys 4 DDR开发板的DDR2 IP核的引脚约束文件（在例化DDR2 IP核的时候需要用到）。

Artix-7 XC7A35T-DDR3开发板资料硬件参考设计.zip

标签： Artix-7 XC7A35T-DDR3开发板硬件参考设计

Artix-7 XC7A35T-DDR3开发板资料硬件参考设计

基于DDR3-SDRAM 的高速视频传输系统

标签： DDR3-SDRAM

设计了一种基于多片DDR3-SDRAM多BANK存储技术的传输系统，用于高速视频图像的传输。采用Camera Link总线技术用来接收视频图像数据，采用DDR3-SDRAM用来转存数据，对系统软件进行了搭建，对数据进行编码，并对DDR3-...

DDR3 SODIMM条设计规范

标签： DDR3SODIMM条设计规范

DDR3 SODIMM条设计规范,可用于板载DDR3设计参考

Hi3516EV200 DDR DQ窗口查看方法及结果分析_hi3516_ddr_DDRDQ窗口_

标签： hi3516 ddr DDRDQ窗口

Hi3516EV200 DDR DQ窗口查看方法及结果分析

深入研究DDR电源

标签：深入研究DDR电源 DDR电源 DDR存储器

深入研究DDR电源、电子技术,开发板制作交流

DDR4 SDRAM Registered DIMM Design Specification Revision 1.50 May 2019

标签： DDR4 RDIMM

DDR4 SDRAM Registered DIMM Design Specification Revision 1.50 May 2019

”DDR“ 的搜索结果

镁光DDR3手册1Gb_1_35V_DDR3L.pdf

2.80-DDR2~DDR4 FBGA内存封装.PcbLib

海尔LU65K82（966+111）DH1WS0A1302 DDR1.5G 内存：32G 111 spi.bin文件

DDR3 AXI4接口读写回环测试

ddr原理与FPGA开发.rar

DDR3.zip关于DDR3内存颗粒的资料

FPGA上基于Cortex-M3软核的DDR读写工程实现及基于vivado2019.2和vitis的移植

DDR4/LPDDR4/LPDDR4——供电差异

DDR4 眼图测试

电源技术中的为DDR-SDRAM量身定制的高效电源管理芯片

【FPGA】DDR3学习笔记（二）丨从SDRAM到DDR3丨MIG IP核设计

从内部结构分析DDR2到DDR3的变化及DDR3原理图分析

FPGA使用DDR 显示PAL图像

基于DDR3的大容量FIFO的设计与验证

从内部结构分析DDR到DDR2的变化

Xilinx MIG DDR控制器IP使用代码：DDR2、DDR3、DDR4连续读写功能测试（附验证结果及说明文档）

ddr3中文数据手册Micron -MT4C16270

xilinx fpga ddr3数据读写工程

七、UART+DDR3+HDMI（完结）

镁光DDR FLASH IBIS模型.zip_ddr4 ibis模型,ddr4的ibis模型.zip

ddr-窗口压力测试.7z

FANUC四轴DDR维修報告共19页.pdf.zip

Rockchip-Developer-Guide-DDR-CN.pdf

Nexys 4 DDR开发板的DDR2 IP核引脚约束文件

Artix-7 XC7A35T-DDR3开发板资料硬件参考设计.zip

基于DDR3-SDRAM 的高速视频传输系统

DDR3 SODIMM条设计规范

Hi3516EV200 DDR DQ窗口查看方法及结果分析_hi3516_ddr_DDRDQ窗口_

深入研究DDR电源

DDR4 SDRAM Registered DIMM Design Specification Revision 1.50 May 2019

推荐文章