AD9361 - 程序员宅基地

AD9361和Zynq及其参考设计说明

标签：嵌入式 python linux

万字警告，建议收藏后食用。目录一、AD9361概述1.1 AD9361芯片结构1.2 AD9361性能特点1.3 AD-FMCOMMS2-EBZ性能特点二、Z...

AD9361从入门到入土系列----AD9361工作在LVDS模式的接口规范

标签： fpga开发

ad9361接口规范的简介，适合新手小白学习ad9361。

ad9361_vivado例程

标签： ad9361 vivado

一个基于vivado2016.4的ad9361例程，可参考使用

AD9361纯逻辑FPGA驱动，单音信号收发例程，可动态配置9361

标签： fpga开发

其中，AD9361是一款常见的射频收发器模块，其结合了灵活的收发功能和可配置的数字接口，为无线通信应用提供了重要支持。通过verilog代码编写和Vivado 2019.1工程支持，我们能够实现对AD9361的动态配置，并灵活地适应...

AD9361芯片资料整理

标签： datasheet filter gain register AD9361配置

AD9361 Filter Guide v2.6 AD9361 Gain Control and RSSI User Guide_v2.9 AD9361 Tx Power Control User Guide_v2.3C AD9361(CN) AD9361_Control_Output_User_Guide_v2.0C AD9361_Data_Sheet AD9361_Register_Map_v...

AD9361从入门到入土系列----AD9361数据传输串行外设接口（SPI）

标签： fpga开发信息与通信嵌入式硬件

AD9361中SPI的设计和讲解，SPI总线为AD9361的所有数字控制提供机制。每个SPI寄存器为8位宽，每个寄存器包含控制位、状态监视器或控制器件所有功能的其他设置。

【AD9361 数字接口CMOS &LVDS&SPI】C 并行数据 LVDS

标签： fpga开发硬件工程射频工程

以下介绍AD9361数据路径在低压差分信号（LVDS）模式（ANSI-644）下的工作情况。AD9361数据通路接口使用并行数据总线（P0和P1）在AD9361和BBP之间传输采样数据。总线传输使用简单的硬件握手信号进行控制。在LVDS模式...

【AD9361 数字接口CMOS &LVDS&SPI】A 并行数据 CMOS

标签：硬件工程射频工程

本章介绍并行数据端口和串行外设接口（SPI），用于在AD9361和BBP之间传输数据和控制/状态信息。下图显示了这些接口，并提供了AD9361和BBP在宽带无线系统中的使用方式的高级视图。数据接口工作在两种模式之一：标准...

AD9361 介绍 (上)

标签：其他

AD9361 学习总结（一）结构介绍上文章目录AD9361 学习总结（一）结构介绍上学习资料一、结构二、介绍1.辅助功能1.1 AuxDAC（auxiliary DAC）1.2 AuxADC（auxiliary ADC）1.3 内部温度传感器1.4 GPO2.接收链3....

AD9361 数据数字接口说明

标签： fpga开发射频接口 AD9361

AD9361和BBP之间的数据接口以两种模式之一工作：标准CMOS兼容模式或低压差分信号（LVDS）兼容模式。本篇文章将简要介绍一下CMOS和LVDS工作模式下的数据具体的传输样式。

ad9361zhil.zip_AD9361配置_ad9361_ad9361使用方法_ad9361参数设置

标签： ad9361配置 ad9361 ad9361使用方法 ad9361参数设置

如何使用AD9361,以及相关的参数配置问题

AD9361NO_OS.rar_AD9361 sdk_ad9361 配置文件_ad9361no-os_ad9361tdd_wi

标签： ad9361__sdk ad9361_配置文件 ad9361no-os ad9361tdd wiki_9361_no_os

AD9361 配置文件，包含TDD FDD模式

ad9361.rar_AD9361 + zynq7020_ZYNQ_7020_Zynq-7020_zc702 AD9361_zy

标签： ad9361_+_zynq7020 zynq_7020 zynq-7020 zc702_ad9361 zynq7020配置

使用zynq 7020 的9371 sdk配置文件

axi_ad9361.rar_AXI_axi 9361_axi 9361_axi ad9361_axi 驱动

标签： axi axi__9361 axi_9361 axi_ad9361 axi_驱动

AXI_AD9361 的 verilog 驱动工程，包含数据接收，数据发送 AXI总线，全部是verliog实现

hdl-master.zip_ad9361 ip 核说明_ad9361 调试_axi_ad7175_kc705_qpsk mat

标签： ad9361_ip_核说明 ad9361_调试 axi_ad7175 kc705 qpsk_matlab_hdl

AD9361的ip核，已经调试通过，在vivado上可以运行通。AD9361是一个双通道的便捷收发器，通常用于3G/4G基站。

AD9361_Reference_Manual_UG-570.rar_AD9361寄存器文档_UG-570_ad9361_ad9

标签： ad9361寄存器文档 ug-570 ad9361 ad9361_ug_570 secondd97

AD9361参考配置的文档。UG-570

AD9361 滤波器设计向导：ADI 公司的 AD9361 射频捷变收发器的 FIR 滤波器设计向导。-matlab开发

标签： matlab

AD9361 滤波器设计向导是一款小型 MATLAB 应用程序，可用于设计发射器和接收器 FIR 滤波器，该滤波器考虑了滤波器链中其他模拟和数字级的幅度和相位响应。该工具不仅提供通用低通滤波器设计器，还为信号路径中的...

使用ISE14.7实现MSK调制信号通过AD9361芯片输出

标签： stm32 arm 嵌入式硬件单片机 AD9361

使用ISE14.7实现MSK调制信号通过AD9361芯片输出 ipath_generator i_path_inst ( .clka(clk), // input wire clka .rsta(rst), // input wire rsta .addra(addra), // input wire [ADDR_WIDTH-1 : 0] addra ....